Однако ваша материнская плата и память могут не поддерживать время действия команды, равное трем циклам. Если система начнет работать нестабильно, измените настройку опции на 4 (4 цикла).
SDRAM Command Rate (Коэффициент команды SDRAM)
Обычные опции: 1T, 2T.
Когда контроллер памяти получает от операционной системы запрос на чтение данных из памяти, он не имеет информации о точном физическом адресе нужных данных. Контроллер памяти получает лишь виртуальный адрес, который необходимо преобразовать в адреса в физической памяти. Поэтому каждая новая операция в памяти сопровождается небольшой задержкой.
Вместо того чтобы немедленно инициализировать команду на чтение, контроллер памяти присваивает сигнал Chip Select (Выбор чипа) для банка памяти с нужными данными. Этот сигнал активирует банк, чтобы он смог получить команду. Одновременно контроллер памяти конвертирует адреса. Получив адреса в физической памяти, контроллер начинает инициировать команды чтения для активированного банка памяти.
Как видите, задержка команды вызвана вовсе не временем ожидания модуля памяти. Задержка определяется временем, которое требуется для контроллера памяти, чтобы конвертировать виртуальные адреса в адреса физической памяти.
Так как задержка вызвана конвертированием адресов, контроллеру памяти требуется больше времени для обработки адресов модулей памяти большого объема. Кроме того, контроллеру необходимо больше времени и в случае наличия большого количества банков.
Эта функция BIOS позволяет выбрать задержку между получением сигнала Chip Select и моментом, когда контроллер памяти должен начать отправку команд в банк памяти. Чем меньше значение, тем быстрее контроллер памяти сможет начать отправку команд в активированный банк памяти.
Если задержка команды SDRAM слишком велика, производительность может снизиться, так как контроллер памяти будет отправлять команды позже, чем необходимо.
Если задержка команды SDRAM слишком мала, контроллер памяти не сможет передать адреса вовремя, что приведет к потере и повреждению данных.
К счастью, все модули SDRAM (не имеющие буфера) поддерживают задержку команды 1T для четырех банков памяти на канал. После этого может понадобиться задержка команды 2T. Но поддержка 1T различается в зависимости от материнской платы и даже от модели. Проконсультируйтесь с производителем вашей материнской платы, чтобы узнать, поддерживает ли она задержку 1T.
Рекомендуем включить эту функцию, чтобы улучшить производительность памяти. Если возникнут проблемы, отключите данную опцию.
SDRAM Cycle Length (Длительность цикла SDRAM)
Обычные опции: 2, 3 (память SDR) или 1.5, 2, 2.5, 3 (память DDR)
При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS.
Используя сигналы CAS, из одной активной строки можно считать несколько ячеек. Однако при считывании данных из другой строки активная строка должна быть деактивирована. Эта задержка называется ожидание CAS.
Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это первая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка CAS для него будет равна 2 циклам.
Эта функция BIOS управляет задержкой (в циклах) между сигналом CAS и моментом, когда данные станут доступны в ячейке памяти. Кроме того, данная опция определяет количество циклов, которое требуется для завершения первой части операции. Другими словами, чем меньше время ожидания CAS, тем быстрее выполняется чтение и запись в память.
Так как активация столбца происходит при каждом считывании данных из новой ячейки памяти, ожидание CAS серьезно влияет на производительность памяти, особенно при использовании модулей SDR SDRAM. При работе с модулями DDR SDRAM эффект не так значителен.
Помните, что некоторые модули памяти могут неправильно работать с низким временем ожидания и терять данные. Мы советуем вам уменьшить настройку данной функции до 2 или 2.5 циклов, чтобы улучшить производительность памяти. Если система начнет работать нестабильно, увеличьте значение опции.
Интересно: если вы увеличите время ожидания CAS, это позволит модулю памяти работать с более высокой скоростью. Поэтому вы можете увеличить время ожидания CAS, если достигли предела при разгонке модулей SDRAM.
Это следует делать, в первую очередь, с модулями памяти DDR SDRAM, так как ожидание CAS не очень сильно влияет на производительность такой памяти (по сравнению с модулями памяти SDR). Нельзя недооценивать повышенную способность к разгонке при использовании более продолжительного времени ожидания CAS. Если вы хотите разогнать модули памяти DDR SDRAM, подумайте о том, чтобы увеличить время ожидания CAS. Полученное преимущество окупает небольшую потерю производительности.
SDRAM Cycle Time Tras/Trc (Tras/Trc для времени цикла SDRAM)
Обычные опции: 5/6, 6/8.
Эта функция BIOS определяет параметры tRAS и tRC для модуля памяти SDRAM.
tRAS обозначает Row Active Time (Время активации строки) для SDRAM, то есть период, в течение которого строка остается открытой для передачи данных.
tRC обозначает Row Cycle Time (Время цикла строки) для SDRAM, то есть минимальное количество циклов, которое требуется строке памяти, чтобы пройти полный цикл от активации строки до ее обновления в активную строку.
Установка по умолчанию (6/8) является более стабильной и медленной, чем 5/6. При выборе значения 5/6 циклы проходят быстрее, но строка может оставаться открытой недостаточно долго, чтобы операция успела завершиться. Это может привести к потере данных и повреждению ячеек памяти. Особенно часто данный эффект проявляется при работе на частоте, которая превышает 100 МГц.
Чтобы улучшить производительность памяти, выберите значение 5/6. Если ваша система будет работать нестабильно, измените настройку на 6/8. Также вы можете использовать значение 6/8, если пытаетесь разогнать модули памяти, поскольку увеличенная задержка позволит им работать на более высокой частоте.
SDRAM ECC Setting (Настройка SDRAM ECC)
Обычные опции: Disabled, Check Only, Correct Errors, Correct+Scrub.
Эта функция BIOS является усовершенствованным аналогом функции DRAM Data Integrity Mode. Она поставляется с новыми материнскими платами и определяет не только настройку ECC для контроллера памяти.
Данная опция управляет функцией исправления ошибок для контроллера памяти, включая корректировку памяти. Существуют пять режимов ECC, четыре из которых используются в этой опции:
• Disabled;
• Check Only;
• Correct Errors;
• Correct+Scrub.
Режим Disabled отключает опцию ECC для контроллера памяти. Выберите данную опцию, если вы не пользуетесь модулями памяти ECC. Если вы используете модули ECC, данный режим обеспечит наилучшую производительность (правда, он никак не улучшает интеграцию данных).
Режим Check Only (Только проверять) позволяет контроллеру памяти искать ошибки. Контроллер памяти сможет находить (но не исправлять) ошибки одного и двух битов. Данный режим обеспечивает минимальную потерю производительности, но никак не улучшает интеграцию данных.
Режим Correct Errors (Исправлять ошибки) позволяет контроллеру памяти находить ошибки одного и двух битов, а также исправлять ошибки одного бита. Данный режим существенно снижает производительность системы. Преимущество состоит в том, что он улучшает интеграцию данных, а также исправляет ошибки одного бита. Ошибки двух битов не исправляются.
Режим Correct+Scrub (Исправлять и записывать) позволяет контроллеру памяти находить ошибки одного и двух битов, исправлять ошибки одного бита, а также записывать в память новое, исправленное значение! Этот режим обеспечивает самую высокую интеграцию данных. Однако потеря производительности в данном режиме еще выше.
Следует отметить, что режим Check Only не имеет практического применения, так как он лишь выполняет проверку на наличие ошибок и показывает отчеты. Пользователи модулей памяти ECC должны обратить внимание на режимы Correct Errors и Correct+Scrub, так как они улучшают интеграцию данных путем исправления ошибок одного бита. Если вы работаете с обычными модулями памяти, выберите опцию Disabled.
За дополнительной информацией по функции ECC обратитесь к описанию опции DRAM Data Integrity Mode.
SDRAM Idle Limit (Ограничение циклов простоя для SDRAM)
Обычные опции: Disabled, 0 Cycle, 8 Cycles, 12 Cycles, 16 Cycles, 24 Cycles, 32 Cycles, 48 Cycles.
Контроллер памяти позволяет страницам памяти оставаться открытыми. Если цикл процессора на SDRAM попадает в открытые страницы, он может быть выполнен без задержки. Это позволяет улучшить производительность процессора.
Но страницы не могут оставаться открытыми постоянно. Их необходимо закрывать и обновлять. Если страница закрывается в тот момент, когда контроллер памяти пытается считать из нее информацию, то операция чтения задерживается вплоть до повторной активации страницы. Это очень важно, так как теряются циклы процессора.
